A Disturbance Rejection Control Approach for Clock Synchronization in IEEE 1588 Networks

ZHANG Junhao,ZHANG Wenan

系统科学与复杂性(英文) ›› 2018, Vol. 31 ›› Issue (6) : 1437-1448.

PDF(626 KB)
中国科学院数学与系统科学研究院期刊网
JSSC
PDF(626 KB)
系统科学与复杂性(英文) ›› 2018, Vol. 31 ›› Issue (6) : 1437-1448. DOI: 10.1007/s11424-018-7050-y

A Disturbance Rejection Control Approach for Clock Synchronization in IEEE 1588 Networks

    ZHANG Junhao 1, ZHANG Wenan2
作者信息 +

A Disturbance Rejection Control Approach for Clock Synchronization in IEEE 1588 Networks

    ZHANG Junhao 1, ZHANG Wenan2
Author information +
文章历史 +

本文亮点

{{article.keyPoints_cn}}

HeighLight

{{article.keyPoints_en}}

摘要

{{article.zhaiyao_cn}}

Abstract

{{article.zhaiyao_en}}

关键词

Key words

本文二维码

引用本文

EndNote

Ris (Procite)

Bibtex

导出引用
{{article.zuoZheCn_L}}. {{article.title_cn}}. {{journal.qiKanMingCheng_CN}}, 2018, 31(6): 1437-1448 https://doi.org/10.1007/s11424-018-7050-y
{{article.zuoZheEn_L}}. {{article.title_en}}. {{journal.qiKanMingCheng_EN}}, 2018, 31(6): 1437-1448 https://doi.org/10.1007/s11424-018-7050-y
中图分类号：

参考文献

原文顺序 | 文献年度倒序 | 文中引用次数倒序

参考文献

{{article.reference}}

基金

版权

{{article.copyrightStatement_cn}}
{{article.copyrightLicense_cn}}
PDF(626 KB)

Accesses

Citation

Detail
段落导航
相关文章

/

〈 〉